采用边界扫描法测试系统级芯片互连的信号完整性互连中的信号完整性损耗对于数千兆赫兹高度复杂的SoC来说是非常关键的问题，因此经常在设计和测试中采用一些特殊的方法来解决这样的问题。本文介绍如何利用片上机制拓展JTAG标准使其包含互连的信号完整性测试，从而利用JTAG边界扫描架构测试高速系统级芯片(SoC)的互连上发生的时延破坏。
2015/05/25
6575- 改进电路设计规程提高可测试性随着微型化程度不断提高，元件和布线技术也取得巨大发展，例如BGA外壳封装的高集成度的微型IC，以及导体之间的绝缘间距缩小到0.5mm，这些仅是其中的两个例子。电子元件的布线设计方式，对以后制作流程中的测试能否很好进行，影响越来越大。下面介绍几种重要规则及实用提示。 2015/05/203969
- 高速PCB设计指南十一：如何改善可测试性随着微型化程度不断提高，元件和布线技术也取得巨大发展，例如BGA外壳封装的高集成度的微型IC，以及导体之间的绝缘间距缩小到0.5mm，这些仅是其中的两个例子。电子元件的布线设计方式，对以后制作流程中的测试能否很好进行，影响越来越大...2015/03/217525
- PCB电路板布局及系统测试高速PCB线路板布局的基本原则如下：①考虑电路元器件在高频工作条件下的分布参数，所有元器件应当在双面线路板上均匀、整齐、紧凑地排列，尽量减少和缩短各元器件之间的引线长度...2014/10/145787
- 浅谈PCB飞针测试技术浅谈PCB飞针测试什么是飞针测试？飞针测试是一个检查PCB电性功能的方法（开短路测试）之一。飞测试机是一个在制造环境测试PCB的系统。不是使用在传统的在线测试机上所有的传统针床(bed-of-nails)界面，飞针测试使用四到八个独立控制的探针，移动到测试中的元件...2014/09/198673
